modelsim采用混合语音模拟引擎，为用户提供专业的编译技术，是一款功能强大的编程编译软件，Tcl/Tk技术和单核模拟技术，优秀HDL语言模拟功能，易于使用。该软件内置了先进的代码覆盖功能，支持各种类型的覆盖，编译模拟速度快，兼容性强，大大简化了整个设计过程，用户需要快速下载！
modelsim软件介绍的最新版本：
更智能的GUI
2:过程管理:通过颜色识别过程类型，绿色是必要的，红色是隐藏的，多个过程可以同时结束(推荐)
不删除任何重要文件
代码覆盖率
代码覆盖率可以衡量设计验证的完整性。该软件支持句子、表达式、条件、切换和FSM覆盖范围。代码覆盖率指标从HDL源自动获得。由于创建了许多可配置和可重复使用的设计模块，并非所有指标都很有价值，因此可以使用浏览器中指定的源代码实用程序和排除项来灵活管理代码覆盖指标。
专案经理
项目管理器大大降低了组织文件和数据库所需的时间。在编译和模拟过程中，项目管理器将存储每个项目的唯一设置，以便您可以从上次中断的地方重新启动模拟器。模拟属性允许您轻松地使用预先配置的参数进行模拟。
具有成本效益的强大模拟
解决方案提供了强大的模拟解决方案，非常适合验证中小型FPGA特别是具有复杂任务关键功能的设计。
该程序提供了基于标准和断言的全面验证(ABV)可选择解决方案SystemVerilog断言(SVA)，属性规范语言(PSL)或两者。
modelsim最新版软件特点：
高级代码覆盖和分析 工具可以快速覆盖范围
快速调试，易于使用，多语言调试环境
与HDL Designer和HDL Author结合起来，可以实现完整的设计创建、项目管理和可视化功能
统一覆盖数据库，具有完整的交互式和HTML报告和处理功能可以在整个项目中理解和调试覆盖范围
支持的Verilog，SystemVerilog的设计，VHDL和SystemC对复杂设计环境设计环境
modelsim软件最新版本的特点：
最全面的支持系统级描述语言，SystemVerilog，SystemC，PSL;
ASIC Sign off。
行为可以单独或同时进行(behavioral)、RTL级、和门级(gate-level)的代码。
C和Tcl/Tk接口，C调试;
对SystemC直接支持，和HDL任意混合;
支持SystemVerilog设计功能；
modelsim软件最新版优势：
语言模拟软件在功能上非常强大，可以提供友好的模拟环境
具有直接优化的编译技术，Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快
